Auf diesem YouTube Video können Sie einen Papilio FPGA Platine mit einem SID 6581 VHDL-Kern (keine Filter) sehen. Und es arbeitet als ein SID Netz Gerät. Das Programm ACID64 wird verwendet, um die Daten von SID an ein Netzgerät zu senden. Dann sendet ein Programm von Markus Gritsch diese Netzdaten an den FPGA über den Serienschnittstelle. Der FPGA hat einen RS232 UART, um die Daten zu erhalten und zu senden. Ein 16 Kilobyte FIFO Puffer, um die Daten zu speicheren. Und ein emuliertes SID Chip für das abspielen des Audios.

ACID64 Web Seite