In deze YouTube video kan je een Papilio FPGA bord zien met een SID 6581 VHDL core (geen filters) die zich gedraagt al een netwerk SID apparaat. Het programma ACID 64 wordt gebruikt om de SID data naar een netwerk apparaat te sturen. Daarna stuurt een programma van Markus Gritsch deze netwerk data naar de FPGA via de seriële poort. De FPGA heeft een RS232 UART voor het ontvangen en zenden van de data, een 16KB FIFO buffer voor het tijdelijk opslaan van de data en een geëmuleerde SID chip voor het afspelen van de audio.

ACID64 web pagina